Baixe Familias logicas2 e outras Notas de estudo em PDF para Eletrônica, somente na Docsity! SENAI Deparamento Regional de São Paula Eletrônica - REE III Circuitos lógicos digitais - Teoria Famílias lógicas Famílias lógicas O SENAL-SP, 2004 Trabalho editorado pela Gerência de Educação da Diretoria Técnica do SENAI-SP, a partir dos conteúdos extraídos da apostila homônima, Circuitos lógicos digitais - Teoria, Capítulo V,. São Paulo, 1991 (Reparador de Equipamentos Eletrônicos III). SENAI Serviço Nacional de Aprendizagem Industrial Departamento Regional de São Paulo Av. Paulista, 1313 - Cerqueira Cesar São Paulo - SP CEP 01311-923 Telefone (0XX11) 3146-7000 Telefax (0XX11) 3146-7230 SENAI on-line 0800-55-1000 E-mail senai(dsp.senai.br Home page http:/Awww .sp.senai.br Famílias lógicas - Teoria Apresentação O objetivo que norteou a elaboração do material didático Famílias lógicas foi o de apresentar, de uma forma organizada, clara e objetiva, os aspectos fundamentais da eletrônica. Esperamos que esse manual sirva como instrumento de apoio ao estudo de uma matéria essencial para os que se iniciam ao campo da eletrônica. SENAI-SP - INTRANET 5 Famílias lógicas - Teoria Famílias lógicas Introdução O estudo da tecnologia dos sistemas digitais engloba os circuitos de comutação e os circuitos eletrônicos. Nos circuitos de comutação, o componente empregado é o relé a cujo contato fechado atribui-se o valor lógico 1 e ao aberto o valor lógico 0. Nos circuitos eletrônicos empregam-se dispositivos semicondutores cujo estados são identificados mediante tensões. À tensão mais alta atribui-se o valor lógico 1 e à tensão mais baixa, o valor lógico 0. A implementação de circuitos eletrônicos se faz a partir de diversos blocos lógicos classificados em famílias lógicas. As famílias lógicas serão objeto de estudo nesta unidade. O estudo das famílias lógicas pressupõe que você já conheça: e Portas lógicas básicas e Portas lógicas derivadas Famílias lógicas As famílias de circuitos lógicos possuem uma estrutura interna que permite a construção de circuitos integrados. Cada família lógica emprega componentes diferenciados na sua estrutura, e são esses componentes que dão uma característica própria a seu funcionamento. SENAI-SP - INTRANET 7 Famílias lógicas - Teoria Quando se opera na lógica negativa, o nível 1 será uma faixa em torno de um valor negativo de tensão e o nível O será uma faixa entre O e um pequeno valor máximo negativo v 04 4 o máx À io rival inddesiidos 4 min d Wi mar À nível 1 Tempo de propagação A tensão de saída de uma porta nunca responde instantaneamente às variações de entrada. Há sempre um certo atraso associado à porta lógica. A figura abaixo representa as formas de onda de entrada e de saída de uma porta lógicas e os atrasos que ocorrem. entrada | saida CA Tor NH, 1 v —A— T+ 2 Dica ta ep cetim TEHL TPLH O tempo de propagação é a média aritmética entre os tempos médios de propagação para mudanças de estado na entrada e saída. Calcula-se o tempo de propagação pela média aritmética entre TpHL e, TpLH geralmente, é expresso em nanossegundos. Assim, temos: Tp= TpHL+TPpLH 2 Convenção: TpHL = tempo de transição do nível 1 para o nível O TpLH = tempo de transição do nível O para o nível 1 10 SENAI-SP - INTRANET Famílias lógicas - Teoria Margem do ruído É a variação de tensão admissível à entrada de um elemento lógico sem que, à sua saída, mude de estado. Duas são as margens de ruído: uma para o estado lógico de entrada O e outra para o estado lógico de entrada 1. A determinação das margens de ruído é feita sobre a curva de transferência do elemento lógico em questão. Vo. VA sama 24 e Vsomin. = tensão máxima que pode aparecer à saída de uma porta no estado lógico O e que se conecta ao número máximo possível de portas. e Vsímax = tensão mínima que pode aparecer à saída de uma porta no estado lógico 1 e que se conecta ao número máximo de portas possível. e Vo= nível de tensão correspondente ao estado lógico 0. e nível de tensão correspondente ao estado lógico 1. Potência dissipada É a dissipação de energia elétrica; é expressa em miliwatts. Normalmente este termo é definido por uma frequência de trabalho em torno de 50%. Temperatura Exprime os limites da temperatura ambiente normal em que o circuito integrado deve operar. SENAI-SP - INTRANET 1 Famílias lógicas - Teoria Compatibilidade É a capacidade que as subfamílias de uma família lógica têm de se interligarem desde que seja observanda o fan-out dos blocos lógicos envolvidos. Observação A interligação entre blocos lógicos de diferentes famílias lógicas só é possível com a utilização de técnicas de interface. Corrente de trabalho São os valores de corrente que poderão ser obtidos nas entradas e saídas de uma porta lógicas para os níveis O e 1. Corrente de curto-circuito (los) Exprime o valor de corrente (normalmente em mA) que será drenada na saída de uma porta lógica, caso ocorra nesta um curto-circuito. Alimentação São os valores de tensão (Vcc) e corrente (lcc) necessários para alimentar um circuito integrado. Famílias de circuitos lógicos Os circuitos integrados, segundo a tecnologia de construção, são agrupados em famílias. Apresentamos a seguir o primeiro grupo dessas famílias: e DL (Diode Logic): lógica com diodos; e DTL (Diode Transistor Logic): lógica com diodos e transistores; e RTL (Resistor Transistor Logic): lógica com resistores e transistores e HTL (High Threshold Logic): lógica de alta imunidade a ruídos. Essas famílias foram substituídas pelas abaixo relacionadas . e TTL (Transistor Transistor Logic): lógica transistor-transistor; e MOS (Metal Oxide Semiconductor): metal-óxido-semicondutor; e C-MOS (Complementary Metal Oxide Semiconductor): MOS complementar. Observação As famílias lógicas são designadas pelas siglas de sua denominação em inglês. 12 SENAI-SP - INTRANET Famílias lógicas - Teoria A tabela-verdade e o circuito a seguir mostram como funciona uma porta básica OU em lógica positiva com diodo. Lk B 2 S=AR — ———— gica positiva Ligando qualquer diodo ao nível 1 (+Vcc) este entrará em condução levando à saída da porta o nível Vcc - 0,6V que corresponde à queda de tensão no diodo. O quadro abaixo resume o funcionamento desse circuito. Tensão de entrada Diodos Tensão de saída | Nível. lógico Linhas da tabela-verdade A B Vi V2 Vs s 1 ov ov Corta Corta ov 0 2 ov +Vcc Corta | Conduz Vec - 0,6V 1 3 +Vcc ov Conduz | Corta Vec - 0,6V 1 4 +Vec *Vec | Conduz | Conduz Vee - 0,6V 1 Observação Na prática, o circuito DL apresenta um comportamento passivo capaz de degenerar o nível lógico (queda de tensão nos diodos). Essa característica dificulta a interligação de muitas portas lógicas construídas com diodos. Para eliminar esse problema, basta implementar circuitos com componentes ativos. Famílias lógicas com transistores Na lógica DL, o sinal de saída é passível de deterioração quando várias portas com diodo são ligadas em série. Para resolver este problema, utilizou-se o transistor como elemento de comutação e reforço de sinal (amplificação). SENAI-SP - INTRANET 15 Famílias lógicas - Teoria Transistor como elemento de comutação: por suas características, os transistores prestam-se a dois tipos de aplicação: analógicas e digitais. Nos circuitos digitais, os transistores operam nos pontos de corte e saturação como uma chave eletrônica. Veja abaixo o circuito com um transistor NPN operando como chave aberta. Mer, ac E tg trico (o Quando se aplica potencial O ou negativo no ponto A, o transistor se comportará como chave aberta. A aplicação de corrente O na base do transistor o faz operar em corte. Observe abaixo um circuito com transistor NPN operando como chave fechada. Quando em nível 1, a corrente de base leva o transistor ao ponto de saturação, e este se comporta como uma chave fechada. Nesse caso, a tensão entre coletor e emissor cairá para 0,3V, que será a tensão de saída e, portanto, considerada nível 0. Quando aplicamos nos transistores que operam como chave uma tensão OV (nível 0), a tensão de saída será +Vcc (nível 1). E, quando aplicamos uma tensão +Vcc (nível 1) na saída, a tensão será igual a 0,3V (nível 0). 16 SENAI-SP - INTRANET Famílias lógicas - Teoria Colocando esses dados numa tabela-verdade, como abaixo foi feito, pode-se verificar que esse circuito se comporta como um inversor. A s A s O0V | +Voc 0 1 +Vec | 0V 1 0 Observação Para lógica positiva são utilizados transistores NPN e, para a lógica negativa, transistores PNP. Tempo de comutação dos transistores: a transição entre o corte e a saturação demanda certo; assim, a forma de onda de tensão de saída apresenta uma forte distorção, como mostram os gráficos a seguir. WA Os principais fatores que influenciam no tempo total de comutação dos transistores são: e Tempo de retardo (Td - “Delay time”): período de tempo que transcorre do momento em que o sinal de entrada (T;) é aplicado até o sinal de saída atingir 10% de sua faixa de variação. e Tempo de subida (Tr - “Rise time”): tempo que transcorre enquanto a corrente de coletor sobe de 10% para 90% de Icmáx. SENAI-SP - INTRANET 17 Famílias lógicas - Teoria Observe a seguir a tabela-verdade e o diagrama do circuito típico de uma porta NÃO OU da família RTL. as oo!» a oaoIm oooalyn E [es] Vec O funcionamento do circuito está resumido na tabela a seguir; observe na tabela as combinações possíveis nas entradas e a condição correspondente na saída: Linha A B M Vo s N.lógico 1 ov O0V I|cortado | cortado +Vec 1 2 ov +Vcc |cortado |saturado | 0,3V 0 3 +Vec O0V | saturado | cortado 0,3V 0 4 +Vec | +Vcc | saturado | saturado | 0,3V 0 Os principais parâmetros da família RTL são: e fanout=5 e Pd=10mW e Tp=12ns e fmáx=50KHz 20 SENAI-SP - INTRANET Famílias lógicas - Teoria As principais vantagens desse circuito são: e Baixa dissipação de energia; ideal para aplicações onde o consumo é fator preponderante; e Baixo custo devido ao número reduzido de componentes; e Imunidade a ruído devido à introdução do resistor de base. A principal desvantagem é o prolongado tempo de propagação. Isso torna o circuito lento em comparação com outras famílias lógicas porque o resistor de base forma um par RC com a capacitância entre base e emissor do transistor. Observação Quando o circuito é implementado com componentes discretos é possível aumentar a velocidade de comutação diminuindo o valor ôhmico do resistor de base. Isto, contudo, acarreta um maior consumo de corrente. Outra maneira de aumentar a velocidade é acrescentar um capacitor com paralelo com o resistor de base, conforme o circuito a seguir. tz Família lógica HTL - A família lógica HTL (“High Threshold Logic”, que se traduz por: lógica de alta imunidade a ruídos) foi desenvolvida para atender às aplicações industriais onde é necessário diminuir ruídos provocados por comutação de chaves, motores, etc. SENAI-SP - INTRANET 21 Famílias lógicas - Teoria Esse circuito é formado com os mesmos componentes da porta DTL (diodos e transistores), mas na porta HTL, o diodo é colocado em série com a base do transistor, o que eleva o potencial necessário para que o transistor entre em saturação. A porta básica formada pela família HTL é a porta NE; é a partir dessa porta são desenvolvidas todas as suas funções lógicas. Observe a seguir a tabela-verdade e circuito básico da família HTL. A B s 0 0 1 0 1 1 1 0 1 1 1 0 & | A q Ve E Eq Esse tipo de circuito funciona da seguinte maneira: e Atensão de alimentação para essa família lógica está em torno dos 15Vcc; e Atensão do zêner da entrada é de 5V, isso impede que ruídos com picos de tensões inferiores a esse valor na entrada alterem o estado lógico na saída. Os parâmetros da família HTL são os seguintes: e fan-outtípico = 10 e potência dissipada = 60mW * grande imunidade a ruídos devido à utilização do diodo zêner e maior tempo de atraso dentre todas as famílias que utilizam transistores. 22 SENAI-SP - INTRANET Famílias lógicas - Teoria A tabela abaixo mostra as combinações possíveis nas entradas A e B; mostra também as respectivas condições de saída. A B Mi V> Va Va S |N.lógico 2,)0V | 2,0V | cortado saturado |saturado |cortado 0,4V 0 0,8V | 2,0V | saturado | cortado cortado saturado | 2,4V 1 2,0V | 0,8V | saturado | cortado cortado saturado | 2,4V 1 0,8V | 0,8V | saturado |cortado cortado saturado | 2,4V 1 Observação É importante notar que, se as entradas estiverem abertas, o bloco lógico comporta-se como se elas estivessem em nível lógico 1. Porém, essa condição deve ser evitada, pois pode acarretar problemas de ruído. Assim, as entradas não utilizadas devem ser ligadas ao nível adequado à lógica da porta (O ou 1). Quanto à estrutura, os circuitos de saída da família TTL classificam-se em três tipos: e “totem-pole” ou “active pull-up”; e três estados ('tri-state”); e coletor aberto (“open colector”. A saída totem-pole é assim denominada porque, no diagrama de blocos, ela lembra o símbolo indígena de um totem. Geralmente esse tipo de circuito é constituído por quatro transistores acoplados entre si. A saída totem-pole é formada por dois transistores (Vs e V4), um diodo (Vs) e um resistor (R,). SENAI-SP - INTRANET 25 Famílias lógicas - Teoria Essa configuração de saída é denominada também “active pull-up”, porque é o transistor V, que leva a saída para o estado lógico 1. A saída tipo totem-pole tem a vantagem de apresentar uma velocidade de comutação elevada. Nessa configuração, entretanto, duas saídas não podem ser ligadas no mesmo ponto, o que acarretaria a destruição de uma das portas, uma vez que, nesta situação, elas assumem diferentes estados lógicos. A saída de três estados ocorre quando os dois transistores da saída totem-pole (Va e Vs) são levados ao ponto de corte. Deste modo, a saída não pode assumir o estado lógico O nem o 1, ficando em alta impedância (Hz). Veja abaixo a representação esquemática da saída de três estados. 26 SENAI-SP - INTRANET Famílias lógicas - Teoria Nesse circuito, o transistor Vs, quando saturado, drena a corrente de R; para massa, fazendo Vs e V, entrarem em corte. Desse modo, a saída fica em alta impedância. Na base de Vs está a indicação EN (do inglês: “enable”, que significa habilitar). Quando em nível 0, essa entrada habilita a saída. Observação Alguns Cls têm os três estados ativos em 0 e sua entrada indicada pela letra D (do inglês: “disable”, que significa: desabilitar). Quando em nível 0, a entrada D desabilita a saída, conforme mostra o circuito abaixo. Mic A E "a EH Com a utilização de CL com saídas de três estados, várias saídas TTL podem ser ligadas juntas, desde que somente uma delas esteja habilitada a cada instante. Os CLs com saída de três estados são largamente utilizados em circuitos munidos de um conjunto de linhas de dados que se denominam barramentos (assunto que será tratado no volume Microprocessadores). SENAI-SP - INTRANET 27 Famílias lógicas - Teoria lo.: é a corrente máxima drenada pela saída, quando em nível lógico 0, sem que haja degradação do nível lógico. Varia de 8 a 20mA, de acordo com o Cl empregado. e Ion: é a corrente máxima fornecida pela porta, quando em nível lógico 1, sem que ocorra a degradação do nível. Varia de -0,1mA a 1,0mA, de acordo com o Cl utilizado. “og Ra OH E 400 pá Mot 3244 A partir da estrutura básica ou “standard” da família TTL foram desenvolvidas versões mais sofisticadas com características especiais. Estas características estão relacionadas com o aumento da velocidade ou da potência dos circuitos integrados. 30 SENAI-SP - INTRANET Famílias lógicas - Teoria A família TTL foi dividida em subfamílias. Observe a seguir a relação das denominações e os respectivos códigos: e padrão (standard): 7400 e alta potência (H: “High-power"): 74H00 e baixa potência (L: “Low-power”) 74L00 e tipo “schottky” (S: “Schottky”): 74500 e baixa potência tipo schottky (LS: “Low power Schottky”): 74LS00 As características das diversas subfamílias TTL são as seguintes: * Standard - grande variedade de funções lógicas; - baixo custo do Cl; - fan-out= 10; - Tp=10ns; - Pd=10mW; - fmáx= 35MHz. e Lowpower-(L) - menor consumo de potência dentre todas as subfamílias; - baixa velocidade de propagação (33ns); - Pd=1tmW - fmáx= 3MHz Observação Sua aplicação somente é indicada onde o consumo é fator mais importante. e High power - (H) - alta velocidade de propagação (6ns) - fan-out=10 - fan-in em torno de 1,3, se comparado ao TTL standard - Pd=22mw - fmax= 50MHz e Schottky (S) - adequada relação velocidade/ potência; - consumo duas vezes maior que o da versão standard; - velocidade de propagação 3,5 vezes maior que a da versão standard (3ns); - pd=19mWw - fmax= 125MHz SENAI-SP - INTRANET 31 Famílias lógicas - Teoria e Low power schottky - (LS) - Tp=10ns - Pd=2mW - fmax= 45MHz As famílias TTL são interligadas, ou seja, são compatíveis entre si e operam com a alimentação de 5V. Todavia, é preciso considerar o número máximo de entradas de uma subfamília que podem ser ligadas à saída de outra subfamília. A tabela a seguir mostra a compatibilidade entre as diversas subfamílias e o número máximo de entradas que podem ser interligadas às saídas. Subfamílias Número máximo de entradas 74L 74 74LS 74H 74s Ss | 74L 20 25 10 2 > A |T4 40 10 20 8 8 Í | 74LS 40 5 20 4 D | 74H 50 12,5 25 10 10 A | 74s 100 12,5 50 10 10 Família MOS A família MOS (do inglês “Metal Oxide Silicon”) é composta por circuitos integrados formados a partir de transistores de efeito de campo com porta isolada (MOSFET). Nos circuitos integrados da família MOS, os transistores funcionam como interruptores quase perfeitos, pois apresentam elevada impedância quando estão em corte e impedância quase nula quando em condução. As características principais da família MOS são: e Facilidade de construção em escala integrada devido ao seu tamanho reduzido; e Baixa dissipação de potência em função da alta integração do circuito; e Alta imunidade a ruídos; e Fan-out maior que 20; e Elevado tempo de propagação (300 ns). Os circuitos lógicos dessa família são empregados principalmente em circuitos de memórias de grande capacidade e em microprocessadores. 32 SENAI-SP - INTRANET Famílias lógicas - Teoria O funcionamento do circuito é dado pelas combinações possíveis de entradas e saídas mostradas na tabela abaixo. A B Vi V> Va Y N.lógico ov ov cortado cortado conduzindo +Voo 1 ov +Vbo cortado saturado | conduzindo ov 0 +Voo ov saturado | cortado conduzindo ov 0 + Voo +Vbo saturado | saturado | conduzindo ov 0 A família C-MOS (do inglês “complementary MOS”) corresponde à última geração de famílias de circuitos integrados lógicos. É constituída por uma combinação de dispositivos MOS canal N (N-MOS) e canal P (P-MOS) num mesmo substrato. Os elementos básicos que constituem os circuitos integrados C-MOS são os transistores de efeito de campo MOSFET e do tipo enriquecido (“enhancement”). São circuitos que se caracterizam por uma entrada que controla dois FET complementares simultaneamente: um de canal P e outro de canal N. Observe na figura abaixo a estrutura intema de um C-MOS. As principais características da família lógica C-MOS são as seguintes: reduzida dissipação de potência: em torno de 2,5nW por porta; alta impedância de entrada: cerca de 1 alta imunidade a ruídos; fan-out maior que 50; alimentação na faixa entre 3 e 15V; 0!2º. parcial compatibilidade com dispositivos bipolares desde que utilizados com uma única alimentação positiva de 5V; elevado tempo de propagação (60ns) em comparação com outras famílias. SENAI-SP - INTRANET 35 Famílias lógicas - Teoria Observe abaixo um circuito inversor básico que utiliza tecnologia C-MOS. e" (RE! [ airtrácia T eada Este tipo de circuito funciona da seguinte maneira: * Quando a entrada é levada para o nível lógico 0, o MOSFET canal P entra em condução e a saída fica no nível 1; enquanto isso o MOSFET canal N estará com a resistência muito alta entre dreno e fonte, o que o leva a funcionar como uma chave aberta; e Seaentrada for levada para o nível lógico 1 (+ Vec), o MOSFET canal N entra em condução e a saída estará em nível 0; por outro lado, o MOSFET canal P apresentará uma resistência muito alta entre dreno e fonte, o que o leva a funcionar como uma chave aberta. Observação No circuito que acaba de ser mostrado é preciso observar dois pontos importantes: e A entrada constitui-se praticamente num circuito aberto que, portanto, não consome corrente; isso significa que uma saída da C-MOS pode alimentar um grande número de entradas; e Entre a alimentação e o comum há sempre um transistor em corte de modo que o consumo de potência é muito pequeno. Os principais blocos lógicos da família C-MOS são as portas NÃO OU e NÃO E. 36 SENAI-SP - INTRANET Famílias lógicas - Teoria Observe na figura a seguir o diagrama que mostra uma porta NÃO OU C-MOS; no circuito, V, e V> são transistores MOSFET canal N e Vs e V, são transistores MOSFET canal P. ; Jt IT == Tt Esse tipo de circuito funciona da seguinte maneira: e Quando as entradas A e B estão em O, os MOS canal P (ou seja, V; e V,) entram em condução e os MOS canal N (V, e V>) entram em corte; dessa forma, a tensão de saída será igual a 1 (Vbo); e Quando pelo menos uma das entradas estiver em nível 1, um dos MOS canal N (V, ou V>) entra em condução e um dos MOS canal P (V, ou V, ) em corte; isso faz com que na saída tenhamos tensão 0. Transportando-se essas situações para uma tabela, temos: A B Mi V> Va Va Y N.lógico ov ov cortado cortado saturado | saturado | +Voo 1 ov +Vpo cortado saturado cortado saturado ov 0 +Voo ov saturado | cortado saturado | cortado ov 0 + Voo | +Vbo | saturado | saturado cortado cortado ov 0 SENAI-SP - INTRANET 37 Famílias lógicas - Teoria No caso da saída TTL/entrada C-MOS com alimentação de 10V, o CI TTL deve ser do tipo “buffer” coletor aberto com um resistor externo (pull-up) de valor compatível com o nível e conectado à tensão mais elevada. No caso da saída C-MOS/entrada TTL, as correntes envolvidas devem ser levadas em consideração. Em nível 0, a saída C-MOS drena 0,4mA e em nível 1 fomece 0,5maA. Como uma entrada normal TTL fornece uma corrente de 1,6mA em nível 0, a saída C- MOS não é capaz de absorver a corrente necessária. Assim, utilizam-se Cls TTL da subfamília L (low power) que fornecem 0,18mA em nível 0, o que permite que a saída C-MOS drene a corrente de até duas entradas TTL. Observação Para interfaceamento com Cls-TTL de outras subfamílias empregam-se buffers C-MOS com maior capacidade de absorção de corrente. 40 SENAI-SP - INTRANET Famílias lógicas - Teoria Referência bibliográfica SENAI-SP. DMD. Circuitos lógicos digitais - Teoria. Por Moema de Castro Oliveira. São Paulo, 1991. (Reparador de equipamentos eletrônicos III). SENAI-SP - INTRANET 4